通过更有效的LVS调试来提高生产力

白皮书概述

布局和示意图(lv)验证是一个重要的和不可或缺的一部分,集成电路(IC)芯片系统(SoC)设计周期验证,但在当今高度密集和分层布局,增加电路的复杂性,和复杂的铸造规则,运行lv可以是一个耗时和资源密集型的努力。全芯片LVS的运行不仅是为了将设计布局与原理图网表进行比较，而且通常还包括额外的验证——例如电气规则检查(ERC)和短隔离——这些都增加了LVS的运行时间。

在Siemens Digital Industries Software的这份白皮书中，您将了解更多关于LVS调试、交互式短隔离、比较差异等方面的挑战。了解Calibre RVE实用程序如何帮助设计人员更快地调试和修复LVS错误，同时还消除了多次完整LVS运行的需要。