DDR3/4内存设计的系统级验证和调试

白皮书概述

在DDR内存设计上工作的系统设计师和测试工程师需要了解设计验证和调试过程中的最佳实践。

本文介绍了推荐的测试点、示波器探头的连接以及DDR干扰物的去嵌入补偿。其中几个关键要素包括眼图测量、高级触发和TDR/TDT功能的有效信号完整性验证。考虑到大量的信号线和动态总线终端，SSN(同时开关噪声)在DDR存储器设计中也有重要影响，而且信号完整性和电源完整性高度依赖模式。

读者还将学习实现高收购率的技术，并有助于有效地检测最坏情况，影响整体内存设计的性能。

最后，Rohde & Schwarz的应用说明介绍了DDR内存技术，并解释了与DDR数据、命令/地址和控制总线的特定性质相关的常见挑战，并描述了验证和调试DDR系统设计的典型测量方法。