搜索我们的IC设计中心的IP核和IC设计相关内容。

或者尝试一个示例搜索:8位倍增器

过滤器

类别:片上系统IP核(74)

具有VHDL用户定义命令的汇编程序（AVUC）

提出了一种在FPGA内实现短结构程序的方法。所提方法的新颖之处在于命令…

许可:LGPL
语 ：硬件描述语言(VHDL)

EPC RFID应答器

N/A

许可:LGPL
语 ：硬件描述语言(VHDL)

GECKO4 SoC协同设计环境

请在这里写一篇关于这个项目的描述。它被用作MetaTag(搜索引擎会看这个)。

许可:其他人
语 ：硬件描述语言(VHDL)

通用AHB矩阵

通用AHB矩阵。它是一个多主、多从、非阻塞、循环仲裁的AHB矩阵。根据…构建Verilog AHB矩阵…

许可:LGPL
语 ：Verilog

通用的AXI互连织物

通用的AXI互连织物。它是一个多主、多从、非阻塞的AXI结构，具有循环仲裁。构建Verilog AXI……

许可:LGPL
语 ：Verilog

通用的AXI到AHB桥接

通用的AXI到AHB桥接。根据输入参数构建:AXI命令深度、数据位等。支持错误的非法AHB暴和AHB…

许可:LGPL
语 ：Verilog

通用AXI呼叫APB桥

通用AXI呼叫APB桥。根据需要的从机数量，地址解码，AXI命令深度等构建设计。支持解码错误,…

许可:LGPL
语 ：Verilog

可编程片上系统管理器

PSS (Programmable Supervisor for Systems-on-chip)是一种软IP核心，旨在提供进行业务操作的基本手段。

许可:BSD
语 ：Verilog &硬件描述语言(VHDL)

Or1k SoC Altera嵌入式开发工具包，用于OpenRISC 1200实现

本项目是在Nios II嵌入式评估包上使用OpenRISC 1200和opencore.org上的许多开源IP核实现一个SoC。

许可:LGPL
语 ：Verilog

异步空间分割多路复用路由器

片上网络的异步空间分割复用路由器版本：0.2片上网或片上网（NOC）是片上的...

许可:LGPL
语 ：Verilog

ECO32 32位RISC微处理器SOC

ECO32系统是一个微处理器片上系统，由一个32位CPU和几个外设控制器(键盘，字符…

许可:BSD
语 ：Verilog

GECKO3 SoC通用协同设计环境

GECKO系统是一个通用的硬件/软件协同设计环境，用于实时信息处理和/或片上系统(SoC)…

许可:其他人
语 ：硬件描述语言(VHDL)

AHB到Wishbone协议桥

AHB协议到Wishbone协议桥。功能- AHB 2.0兼容- Wishbone B.3兼容- AHB Burst NOT SUPPORTED - Fully integrated -…

语 ：Verilog

32/64位AHB主DMA核心

单通道32或64位AHB主DMA核心。支持同步读写，命令列表，外设控制，超时和结束…

许可:LGPL
语 ：Verilog

AMBATM规范符合AHB系统生成器

其目的是提供一种简单的方式来配置、创建和模拟“完整的”AHB系统。主要的街区是“AHB…

许可:LGPL
语 ：硬件描述语言(VHDL)

最小的OpenRISC系统芯片上实现

芯片上最小的OpenRisc系统是芯片（SOC）实现系统，具有在Opencores上可用的标准IP核心。这个实施......

许可:LGPL
语 ：Verilog

Amiga OCS SoC实现

OpenCores Aoocs SoC是一个符合大多数Amiga原始芯片组（OCS）和计算机功能的兼容实现。AOOCS是......

许可:BSD
语 ：Verilog

开源的ARM VHDL模型

一个开源的ARM vhdl模型。注释的vhdl源代码可以在这里浏览:http://cfw.sourceforge.net/build_html/vhdl/index.htm

语 ：硬件描述语言(VHDL)

32/64位AXI主DMA核心

单通道32或64位AXI主DMA核心。支持同步读写，出色的AXI命令，命令列表，外围控制，…

许可:LGPL
语 ：Verilog

在VHDL中实现axis4处理程序和总线功能模型

本项目在VHDL中实现了axis4事务级模型(TLM)和总线功能模型(BFM)。目前，只有axis 4流大师…

许可:LGPL
语 ：硬件描述语言(VHDL)